

(2,000° M

許 頭は

昭和49年12月日23日

特許庁長官 斎 幕 英 雄 ・ 殿 - 発明の名称 単導体装置の製造芳芸

2 异 明 者

生 庆 神奈川県川崎市中原区上小田中10L5番地 富士 道 株式 会 社 内

福 苦 靜 華 (外1名)

3. 特許出願人

三 所 神奈川県川崎市中原佐上小白年1015番地

氐 名 (522) 富士道株式会社

代表者 篇 靡 芳 亮

4代理人

〒171 所 東京都登島区南長時2丁目5番2号

氏 8 (7139) 弁理士 玉 島 久 五 郎 (外 A 名)

5. 添付杏類の日録

(1) 明 相 書 1 通 (2) 図 面 1 通

(4) 顧書 副本 1 清

19 日本国特許庁

公開特許公報

①特開昭 51-73887

❸公開日 昭51. (1976) 6.26

②特願昭 50-364

②出願日 昭49. (1974)/2.23

審査請求 未請求

(全4頁)

庁内整理番号

6513 57 6684 57

50日本分類

99(5)HO 99(5)BI 1 Int. C12

HOIL 21/76 HOIL 21/265

男 権 書

1. 毎明の名称 半導体装置の製造方法2. 特許請求の範囲

一導電型の半導体基板に反対導電型の不純物イインを注入して前配半導体基板に反対導電器の不純物の高速を設定して前配半導体をでは、表面の対導電器を付換し、表面の半導体をでは、表面の半導体をである。 に少なくとも半導体をでは、表面の発達をである。 に少なくとも半導体の一部の製造方法。 とを特徴とする半導体装置の発達方法。 との単線を設明

本児男は、集長度の高い半導体装置を簡単な工程で製造するととができる方法に関するものである。

一般に、半導体装置、例えば、パイポーク選挙 導体装置を製造する場合、その集積度を向上させ ようとすると工程数が増加し、逆に工程数を簡略 化しようとすると集積度が低下したり、特性も低 下する宿命にある。 特に、従来反知の製造方法では、フォト・マスクを使用する回数が多く、その位置合せのために、 種々の余裕を採ることが必要であるから、養績ペターンの形成は甚だ困難である。また、半導体エビターン・用の成長、担役層の形成、コレクタ・コンタクト領域の形成、来子間分離領域の形成等面倒な工程が多い。

現在実施されているパイポーク半導体美麗の製造方法に依れば、比較的安定な製品を供給できばするものの、このままでは、最早や集液変及び特性を向上することも、工器を簡単化することも不可能を段階にきている。

本知明は、半導体検雇を製造するにもたり、使用フォト・マスクの枚数、従って、フォト・プロセスの回数を減少せしめるとともに装置にかける権々の部分の成長工程、形成工程を不受とし、接近の集役を入び特性を向上させることを目のとし、一導電道の半導体基板に反対導電道の再を副成在入して前配半導体基板内に一導電道の再を副成

特開 昭51-73887 (2)

する反対導電量不純物領域を形成し、飲反対導電 型不純物領域間に存在する前配ー滞電型の半導体 等板で来子間分離されてなる前配島内に少なくと も半導体来子の一部領域が形成されることを特徴 とする半導体接他の製造方法、を提供するもので、 以下これを詳細に説明する。

第1因乃至第5回比本発明一実施例の主要工程を表わしている。ことでは、 sgs 型パイポーラ半導体装成 に関して説明するが、当該技術分野で用知のように、例えば準電道を並にした場合も全く同様に考えることができる。次に各国を参照しつの説明する。

第1回参照

(i) 例えば比抵抗 4.5 (a e m) 程度の p 張ッリコン (S t) 半導体基板 1 化例えば筋酸化洗束いは化学気相成長法 (CVD 法) 等を適用して二酸化シリコン (S t O a) 層 2 を例えば厚さ 1 (a m) 温度に形成する。 尚、二酸化シリコン 層 2 は後配するイオン注入の膜の マスタとなるものできるから、他の物質を適宜使用して良く、場合化依っ

ては金異点使用される。

第2図参展

② 後記する。型アイランドを形成するために通常のフォト・エッテング法を適用して二酸化シリコン属 2 のパターニングを行ない底 2.4 を形成する。尚、窓 2.4 のエッジには例えば 45 [度] の角度で傾斜 2.8 を形成する。また、エッテング後は赤酸 (EP) 系液を使用する。

第5図参照

(B) イオン注入法を選用して非板(にっ屋不純物となる不純物イオン、例えば綿イオン(計)を注入し、皿状のっ屋不純物便域5を形成する。とに依りっ屋アイランドはペース機械となるものであり、配子4で指示する。イオン注入にかけるデータは次の通りである。

ペース鉄名: 8000 [4] 不純物イオン: 焼イオン エネルギ: 1 [MeV]

ドーズ量: 1 × 10¹⁸/em²

中央近傍不確物設定: 10¹⁰~10²⁰ [原子側/ee] 肖、 9^{mg} 理半導体機関を主体とする場合には、 不納物イオンとして例えば個家イオン (a^t) を 使用するが、この場合、 200 [EeV] のエネルギ でペース様さを 5000 [a]とすることができる。

. 第4図参照

- 14 二歳化シリコン層2を完全に除去する。
- 四 性能を特に向上させたい場合、即ち、基板 1 の表面にかける非常提の反転を防止したい場合、例えば翻案イオンを低級皮で在入してP+製用 5 を形成する。 この場合、エネルギは数 18 [E o V]、ドーズ量は 10 12 / om 2 私皮で良い。 省、この工程は必要に応じて採用すれば良い。
- 例 例えば熱酸化炭を適用して高板 1 の表演に二酸化シリコン層 4 を例えば 1000 € 2] の厚さに形成する。若し、この厚さが不足であれば、例えば化学気相成長炭に依り二酸化シリコン層を更に形成したり、或いは変化シリコン (8 ← N · 4) 滑帯の絶縁層を成長させれば良い。

この工程が終了した政際で発来技術と比較す

ると、複役層の形成、エピタキシャル層の成長、 素子健分離仮状の形成、コレクタ・コンタクト 拡散領域の形成、ペース領域の形成等が終了し たことになる。

第5回参照

- (7) 通常のフォト・エッテング法を適用して二章 化 化 リコン 用 4 の パターニングを行及 似 域 様 形成 意 、 コレクタ・コンタクト 似 域 板 を 軽 間 ける。 尚 、 コレクタ・コンタクト な 板 を 低 で な か で 表 で で な か で 表 で で な が で で な が で な か で な ま り に す る と り に す る と り に す ら い ま か し て よ い 。 他 、 エッテング 液 は 非 散 に た い の と り に す ら い ま か し て よ い 。
- 個 例えば、娘を放棄するか、求いは弟イオンを イオン在入する等して、 か親エミッタ領域1及 び が親コレクタ・コンタクト領域 8 を興味に形 成する。
- 問 通常の如く、エミッタ電視コンタクト意、ペース電信コンタクト意、コレクタ電視コンタクト

ト車を形成してから例えばアルミュウム (AA) を深滑し、形成されたアルミュウム層をパター ニングしてエミッタ電振り、ペース電視 10、コ レクタ電振 11 を形成する。

以上

第1回乃至第5回は本発明一実施例の主要工程

の説明聞を表わす。


特開 昭51-73887 (3)


図にかいて、1 は基板、2 は二酸化シリコン層、5 は瓜状の 8 選不純物質域、 4 はペース領域、 6 は二酸化シリコン層、7 はエミッタ領域、 8 はコレクタ・コンタクト領域をそれぞれ示す。


停幹出版人 宫 士 通 株 式 会 社 代理人介理士 玉 嘉 久 玉 郎 (外4名)











NPN

特開 昭51-73887 (4)

6. 前配以外の発明者および代理人

住 所 神奈川県川等市中駅区上不由中1015番地

所 東京都全島区南長時2丁目5番2号 名 (7283) 弁理士 柏 谷 昭 司

(7449) 弁理士 田 坂 善

(7589) 弁理士 波 邊 弘 一

(English translation)

Japanese Patent Laid-Open No.S51-73887/76

Date of Japanese Patent Laid-Open: June 26, 1976

Japanese Patent Application No.S50-364/75

Date of Filing: December 23, 1974

Title of invention: A Method for Manufacturing

Semiconductor Device

Inventors: Katsuyuki INAYOSHI (and one other)

Applicant: FUJITSU Ltd.

Agents: Hisagoro TAMAMUSHI (and four others)

Int.Cl² H01L 21/76, H01L 21/265

SPECIFICATION

1. Title of invention

A Method for Manufacturing a Semiconductor Device 2.Claim

A method for manufacturing a semiconductor device, characterized in that,

Injecting impurity ion of an opposite directed conductive type into semiconductor board of conductive type, thereby forming a plurality of impurity areas of said one conductive type defining island of conductive type in said semiconductor board,

Forming at least partial area of semiconductor element in said island, where elements are separated from each other in semiconductor substrate of said conductive type existing between impurity areas of said opposite directed conductive type.

3. Detailed description of the invention

This invention relates to a method that enables the manufacture of a highly integrated semiconductor device by a simple process.

Generally, upon manufacturing a semiconductor device, for example, a bipolar type semiconductor device, it is inevitable to increase the number of the processes when its density of integration is requested to be higher; and on the other hand, it is inevitable to decrease the density of integration, or to

deteriorate its performance, when the number of the processes is requested to be fewer.

In particular, in the conventional manufacturing method, photomasks are frequently used, therefore, various margins are necessary for these alignments upon these uses of photomasks; accordingly, it is very difficult to form a microscopic pattern. Further, there are many complicated processes, such as growth of a semiconductor epitaxial layer, formation of a buried layer, formation of a collector contact area and formation of a separation area between elements.

According to the present manufacturing method for a bipolar semiconductor device, it is surely possible to provide comparatively stable products; however, we reached the stage that it is no longer possible to raise the density of integration of the device, to improve its performance, and to simplify the process, as far as continuing such method.

This invention aims to decrease the number of times of using photomasks, or times of photo processes in manufacturing of a semiconductor device, and to dispense with growing process and forming process of various parts, and further to raise the density of integration of the device, to improve its performance, and to simplify the manufacturing process.

Accordingly, this invention provides:

A method for manufacturing a semiconductor device, characterized in that,

Injecting an impurity ion of an opposite directed conductive type into semiconductor board of conductive type, thereby forming a plurality of impurity areas of said one conductive type defining island of conductive type in said semiconductor board,

Forming at least a partial area of semiconductor element in said island, where elements are separated from each other in semiconductor substrate of said conductive type existing between impurity areas of said opposite directed conductive type.

These details are described below:

Fig.1 to Fig.5 show the main processes of embodiment according to this invention. We will explain the NPN type bipolar semiconductor device in this embodiment, even the case of reversing conductivity type is considered to be entirely the same manner, as known in this technical field. Next, we refer to and explain each of the drawings.

Referring to Fig.1, an example is as follows;

(1) Silicon dioxide (SiO₂) layer 2 of 1 [μ m] of thickness is formed on P type silicon (Si) semiconductor board 1 of 0.5 [Ω cm] of specific resistance by application of a thermal oxidation method or a chemical vapor deposition (CVD) method. Further, silicon dioxide layer 2 can be substituted for other proper substance, since this layer is used as a mask upon injection of ion as described later, and occasionally some metal is used.

Referring to Fig. 2,

(2) Window 2A is formed in order to form a P type island described later, by patterning of silicon dioxide layer 2, applying a conventional photo etching method. Further, at the edge of the window 2A, an inclined surface 2B, is formed at an angle of 45°. Fluoric acid (HF) based liquid is used as an etchant.

Referring to Fig. 3,

(3) A P type island is formed by forming dish shaped N type impurity area 5, applying an ion injection method, impurity ion for N type impurity, for example, phosphorous ion (P^*) is injected into board 1. This P type island should be base area, and is indicated with sign 4. Data used upon the ion injection are as follows:

Depth of the base: 5000[Å]

Impurity ion: Phosphorous ion

M

Energy:

1 [MeV]

Dosage: $1\times10^{15}/\text{cm}^2$

Impurity concentration ratio: 10¹⁹~10²⁰ [valence/cc]

Further, when a PNP type semiconductor device is the main constituent, boron ion (B') is used as an impurity ion. In this

case, the base depth may be 5000 [Å] with energy of 200 [KeV]. Referring to Fig.4,

- (4) Silicon dioxide layer 2 is entirely removed.
- (5) For improving the performance in particular, namely, for preventing turn over of conductivity type in board 1, boron ion is injected into board 1 with low concentration, and P⁺ type layer 5 is formed. In this case, the proper order of the energy is tens of [KeV] and the proper dosage is about 10¹²/cm². Besides, this process is acceptable if necessary.
- (6) Silicon dioxide layer 6 is formed with thickness of 1000 [Å] on the surface of the board 1 by applying, a thermal oxidation method. If the thickness is insufficient, additional forming of silicon dioxide layer by a chemical vapor deposition method, or, growth of insulation layer of silicon nitrate (Si_3N_4) , is available.

Comparing this process with that of the prior art, completion of this process corresponds to completion of all the formation of a buried layer, growth of an epitaxial layer, formation of a separation area between elements and formation of a base area.

Referring to Fig.5,

- (7) Emitter area forming window, and collector contact area forming window, are opened by patterning of silicon dioxide layer 6, by application of the usual photo etching method. Collector contact area forming window is provided for reduction of contact resistance on the contact, and is opened a little larger than N type impurity area 3, according to be able to face to the edge of said area 3 as described in the drawing. Fluoric acid based liquid is available as an etchant.
- (8) N' type emitter area 7 and N' type collector contact area 8 are simultaneously formed by diffusion of phosphorous or ion injection of phosphorous ion.
- (9) Emitter electrode contact window, base electrode contact window and collector electrode contact window are formed; afterward, aluminum (Al) is vapor deposited, then emitter

electrode 9, base electrode 10 and collector electrode 11 are formed by patterning of said formed aluminum layer.

As shown in the above description, this invention reduces the number of the processes to about one quarter of the methods in the prior art, and the method is remarkably simplified; formation of the epitaxial layer is not necessary, emitter area and collector contact area can be simultaneously formed, and moreover, the board itself performs a role in the separation area between elements. Especially, the photomask needs only four sheets in the photo etching process shown in Fig.2, photo-etching process of emitter forming window, photo etching process of electrode contact window and patterning process of the electrode. Accordingly, since the number of times for the photo process is fewer, a microscopic pattern is formed very easily, the density of integration is remarkably improved and the yield rate of production is also raised.

4. Brief description of the drawings

Fig.1 to Fig.5 are drawings to explain the main process of an embodiment according to this invention. The numerals in the drawings indicate the following:

- 1: board
- 2: silicon dioxide layer
- 3: dish shaped N type impurity area
- 4: base area
- 5: P+ type layer
- 6: silicon dioxide layer
- 7: emitter area
- 8: collector contact area